قانون مور، که بیانگر دوبرابری تقریبی تراکم ترانزیستورها بر روی یک تراشه سیلیکونی هر دو سال است، با چالشهایی روبرو شده است. هزینه ساخت کارخانههای تولید تراشه به طور فزایندهای افزایش یافته و تعداد شرکتهایی که قادر به انجام این کار هستند، به شدت کاهش یافته است. این روند نشان میدهد که در ده سال آینده، هزینه ساخت یک کارخانه به نزدیک نیم تریلیون دلار خواهد رسید و تنها یک شرکت ممکن است قادر به انجام این کار باشد.
پیشرفتهای تکنولوژیکی در ساخت تراشهها، مانند استفاده از ترانزیستورهای FinFET و تکنیکهای لیتوگرافی EUV، تلاشهایی برای حفظ این روند بودهاند. با این حال، اندازهگیریهای مربوط به "نانومتر" در تراشهها دیگر معیار دقیقی نیستند و بیشتر جنبه بازاریابی دارند. تراکم ترانزیستورهای مدرن در گرههای 2 نانومتری حدود 200 تا 250 میلیون ترانزیستور در هر میلیمتر مربع است که نشاندهنده پیشرفت قابل توجهی در تراکم است.
تکنیک لیتوگرافی EUV با استفاده از نور با طول موج 13.5 نانومتر، امکان ایجاد الگوهای بسیار دقیقتری را فراهم میکند. با این حال، این تکنولوژی به دلیل ماهیت X- پرتو بودن نور، نیازمند استفاده از آینههای بسیار دقیق و پیچیدهای است که بر اساس اثر Bragg کار میکنند. این امر، هزینه و پیچیدگی ساخت این کارخانهها را به طور قابل توجهی افزایش داده است.
این تحولات نشاندهنده محدودیتهای فیزیکی در کوچکسازی بیشتر ترانزیستورها و چالشهای اقتصادی در ساخت کارخانههای پیشرفته تولید تراشه است. این موضوع میتواند تأثیرات قابل توجهی بر توسعه آیندهی فناوریهای مبتنی بر تراشه، از جمله سیستمهای محاسباتی و دستگاههای هوشمند، داشته باشد.
مشاهده مطلب اصلی